特許

J-GLOBAL ID：200903059621143948

半導体装置

発明者： 山葉 隆久
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 伊沢 敏昭
公報種別：公開公報
出願番号（国際出願番号）：特願平4-354402
公開番号（公開出願番号）：特開平6-188239
出願日： 1992年12月16日
公開日（公表日）： 1994年07月08日
要約：

【要約】【目的】 集積回路(IC)チップにおいて、チップ端から層間絶縁膜を介して素子領域に浸入する水分を阻止する。【構成】 ICチップ30において、シリコンオキサイド膜18a,スピン・オン・ガラス(SOG)膜18b,シリコンオキサイド膜18c等からなる層間絶縁膜18の下に素子領域30aを覆うように窒化シリコン等の防水膜24を設ける。水分(H2 O)は、防水膜24により遮断され、素子領域30aまで到達しない。従って、素子領域30aにおいてP型ウエル領域10Wの表面の導電型が反転したり、配線材層16S,16D,16S’等が腐食したりするのを防止でき、信頼性が向上する。なお、防水膜24は、シリコンオキサイド膜18aの下に限らず、SOG膜18bより下層にあればよい。

請求項（抜粋）：

半導体基板と、この基板の表面にて所定の素子領域内に形成された複数の回路素子と、これらの回路素子と共に集積回路を構成すべく前記基板の表面に形成された複数層の配線と該複数層の間に形成された層間絶縁膜とを含む配線積層であって、該層間絶縁膜が前記素子領域を覆って前記基板の端部又はその近傍に達するように塗布絶縁膜を用いて平坦状に形成されているものと、前記配線積層を覆って形成された保護絶縁膜とを備えた半導体装置であって、前記塗布絶縁膜より下層に前記素子領域を覆うように防水膜を設けたことを特徴とする半導体装置。

IPC (4件)：

H01L 21/318 ,  H01L 21/90 ,  H01L 27/04 ,  H01L 29/784

引用特許：

審査官引用 (3件)

• 特開平1-304768
  
• 特開平4-279050
  
• 特開平2-188942