特許
J-GLOBAL ID：200903059622088681
受動ユニット計数集積回路
発明者：
,
出願人/特許権者：
,
,
代理人 (1件)：
深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-159554
公開番号（公開出願番号）：特開平7-141478
出願日： 1992年06月18日
公開日（公表日）： 1995年06月02日
要約：
【要約】受動ユニット計数メモリカードのための集積回路はデータ計数メモリのpレベル(10,11,12)を含む。このレベルは対応の数のケースn1 ...np を含み、書込動作は下位ランクレベルのすべてのケースが能動化されるごとに、上位ランクレベルのケースにおいて行われ、下位レベルのケースはそれから消去される。回路はp計数レベルのp-1上位ランクレベルと同じp-1ゴーストレベル(21,22)を含む。ゴーストレベルのアドレス指定論理は、ゴーストレベルのケースが対応の計数レベルのケースと同時に書込フェーズにおいてアドレス指定され、書込フェーズの後は、能動化されたばかりのものより低いランクのレベルのケースと同時に消去フェーズにおいてアドレス指定されるものである。
請求項（抜粋）：
携帯用支持物のための受動ユニット計数集積回路であって、対応の数のメモリケースn1 ...np を含むデータ(10,11,12)を計数するためのpメモリレベルを含み、書込動作は、下位ランクレベルのすべてのケースが能動化されるごとに上位ランクレベルのケースにおいて行なわれ、前記下位レベルケースはそれから不能化され、p計数レベルのp-1上位ランクレベルと同一な(p-1)ゴーストレベル(21,22)とを含み、ゴーストレベルのアドレス指定論理は、前記ゴーストレベルのケースが、対応の計数レベルのケースと同時に書込フェーズにおいてアドレス指定され、書込フェーズの後は、能動化されたばかりのものより低いランクのレベルのケースと同時に消去フェーズにおいてアドレス指定される、受動ユニット計数集積回路。
IPC (2件)：
FI (2件)：
G06K 19/00 J
, G11C 17/00 530 A
