特許

J-GLOBAL ID：200903059644248011

半導体基体の作製方法

発明者： 坂口 清文 ,  伊佐治 弘
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 丸島 儀一
公報種別：公開公報
出願番号（国際出願番号）：特願平10-323536
公開番号（公開出願番号）：特開2000-150837
出願日： 1998年11月13日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 エッチング速度を低下させることなく、且つ均一性を低下させることなく、多孔質体をエッチングし、半導体基体の製造スループット、歩留まりを上げる。【解決手段】 エッチング液に接する気体を減圧状態に維持しながら、表出させた多孔質体をエッチングすることにより、多孔質体に付着した気泡は体積膨張し速やかに脱離する為、高いエッチング速度で均一な処理ができる。そして、多孔質層は除去され新鮮な非多孔質の層表面が得られる。

請求項（抜粋）：

多孔質層をエッチングする工程を含む半導体基体の作製方法において、主面側に多孔質層、及びその上に非多孔質層を有する第1の基体を用意する工程、前記第1の基体の主面側と第2の基体とを貼り合せる工程、表出させた前記多孔質層をエッチング液中に浸して、該エッチング液に接する気体を減圧状態に維持しながら前記多孔質層をエッチングして除去する工程、を含むことを特徴とする半導体基体の作製方法。

IPC (3件)：

H01L 27/12 ,  H01L 21/306 ,  H01L 21/308

FI (3件)：

H01L 27/12 B ,  H01L 21/308 B ,  H01L 21/306 G

Fターム (12件)：

5F043AA18 ,  5F043BB12 ,  5F043BB28 ,  5F043DD05 ,  5F043DD30 ,  5F043EE03 ,  5F043EE04 ,  5F043EE05 ,  5F043EE09 ,  5F043EE22 ,  5F043EE24 ,  5F043EE37