特許

J-GLOBAL ID：200903059672404452

半導体集積回路及び該半導体集積回路を搭載した電子基板

発明者： 藤田 憲司
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋本 正実
公報種別：公開公報
出願番号（国際出願番号）：特願平11-140440
公開番号（公開出願番号）：特開2000-332591
出願日： 1999年05月20日
公開日（公表日）： 2000年11月30日
要約：

【要約】【課題】 伝送線路特性インピーダンスとの不整合により生じる出力バッファの反射ノイズの防止。【解決手段】 インピーダンス調整部201に不揮発メモリ204を接続し、この不揮発メモリ204に装置動作時温度に近い温度で前もって出力バッファ202のインピーダンス調整を行って記憶しておき、起動時及び基板の活栓挿抜時にも伝送線路特性インピーダンスとの不整合を防止して出力バッファの反射ノイズを防止した半導体集積回路200及び該半導体集積回路200を搭載した電子基板。

請求項（抜粋）：

インピーダンス調整機能を持つ出力バッファと該出力バッファのインピーダンスの調整を行うインピーダンス調整部とを備える半導体集積回路において、前記インピーダンス調整部が調整する出力バッファへのインピーダンス値を不揮発に記憶する不揮発性メモリを設けたことを特徴とする半導体集積回路。

FI (2件)：

H03K 19/00 101 Q ,  H03K 19/00 101 F

Fターム (10件)：

5J056AA04 ,  5J056AA40 ,  5J056BB02 ,  5J056BB24 ,  5J056BB28 ,  5J056BB60 ,  5J056CC00 ,  5J056FF07 ,  5J056FF08 ,  5J056KK03