特許
J-GLOBAL ID：200903059734233510
メモリ制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
武 顕次郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-125377
公開番号（公開出願番号）：特開平7-334432
出願日： 1994年06月07日
公開日（公表日）： 1995年12月22日
要約：
【要約】【目的】 セルフリフレッシュ機能を備えたDRAMを主電源切断時にバッテリーバックアップするため、複雑なセルフリフレッシュ起動動作を確実に実施し、少ない部品でRAS信号及びCAS信号をローレベルにする。【構成】 主電源1の切断でライン13の電源電圧が徐々に下がるとき、電源監視回路3は、電圧13が正常なデータ転送を可能にする最低電圧の少し前に第1検出信号9を出してDRAM制御回路4にセルフリフレッシュ起動動作を実施する。この起動動作で、制御回路4はセルフリフレッシュの前処理(実行中の転送終了後に次のデータ転送を停止し、リフレッシュを実行し、セルフリフレッシュモードを設定)を行ない、その後電圧13が回路4の正常動作可能な最低電圧近くまで下がると電源監視回路5は第2検出信号10を発してドライブ回路61の出力RAS信号65とCAS信号66をローレベル(プルダウン抵抗63,64による)とし、セルフリフレッシュモードとする。
請求項（抜粋）：
DRAMと、前記DRAMを駆動するドライブ回路と、前記ドライブ回路を介してDRAMの動作を制御するDRAM制御回路と、電源と、前記DRAMのデータ転送が正常に行なえる最低電源電圧よりも高い電圧まで電源電圧が低下したとき第1の検出信号を発生する第1の検出回路と、前記DRAM制御回路が正常に動作する最低電源電圧またはこれよりも高い電圧まで電源電圧が低下したとき第2の検出信号を発生する第2の検出回路とを有し、前記第1の検出信号が検出されたとき、前記DRAM制御回路がセルフリフレッシュを起動してその前処理を行ない、その後前記第2の検出信号が検出されたとき、前記ドライブ回路がDRAMをセルフリフレッシュモードに設定するように構成したことを特徴とするメモリ制御回路。
IPC (3件)：
G06F 12/16 340
, G06F 1/30
, G11C 11/405
G06F 1/00 341 L
, G11C 11/34 371 F
