特許
J-GLOBAL ID：200903059734554260

半導体集積回路装置

発明者：
杉尾 賢一郎

杉尾 賢一郎 について


出願人/特許権者：
株式会社 沖マイクロデザイン

株式会社 沖マイクロデザイン について

, 
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 大西 健治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-072279
公開番号（公開出願番号）：特開2000-268578
出願日： 1999年03月17日
公開日（公表日）： 2000年09月29日
要約：
【要約】【課題】 出力ドライバ部前段に設けられたレベルシフタ回路を省いた半導体メモリ回路構成を実現する。【解決手段】 半導体メモリ回路は、内部電源を使って動作しメモリセルからデータバス1上に読み出されたデータの増幅を行うカレントミラー型アンプ2と、外部電源を使って動作しカレントミラー型アンプ2から出力された内部電源レベルのデータを更に増幅するとともに外部電源レベルのデータに変換する差動アンプ3と、差動アンプ3から出力されたデータをデータラッチ信号DATALに応じてラッチするデータラッチ回路4と、データラッチ回路4から出力されたデータを外部へ出力する出力ドライバ5とから構成されている。
請求項（抜粋）：
一定の内部電源電圧を発生する第1の領域と外部電源電圧の上昇に応じて一定の割合で内部電源電圧が上昇する第2の領域を持つ内部降圧型電源回路と、前記電源回路内の前記第1の領域で発生させた内部電源を使って動作する内部回路と、前記内部電源を使って動作するとともにメモリセルから読み出されたデータを受け取り増幅する第1のアンプと、前記外部電源を使って動作し前記第1のアンプから出力された内部電源電圧レベルのデータを受け取り増幅するとともに外部電源電圧レベルに変換する第2のアンプと、前記外部電源を使って動作するとともに前記外部電源電圧レベルのデータを出力する出力ドライバとから構成される半導体集積回路装置。
IPC (3件)：
G11C 11/419 ,  G11C 11/409 ,  G11C 11/407
FI (3件)：
G11C 11/34 311 ,  G11C 11/34 354 Q ,  G11C 11/34 354 F
Fターム (19件)：
5B015HH01 ,  5B015JJ03 ,  5B015JJ12 ,  5B015JJ21 ,  5B015JJ37 ,  5B015KB13 ,  5B015KB14 ,  5B015KB22 ,  5B015KB33 ,  5B015KB35 ,  5B015KB64 ,  5B024AA01 ,  5B024AA03 ,  5B024AA07 ,  5B024AA15 ,  5B024BA09 ,  5B024BA27 ,  5B024BA29 ,  5B024CA07
引用特許：
審査官引用 (1件)
  • 出力バッファ回路
    公報種別：公開公報   出願番号：特願平9-089798   出願人：三菱電機株式会社

前のページに戻る

TOP

BOTTOM