入力ピンのオープンエラー検出回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-056860
公開番号（公開出願番号）：特開平8-254563
出願日： 1995年03月16日
公開日（公表日）： 1996年10月01日
要約：

【要約】【目的】 LSIの入力ピンのオープンエラーを短時間に自己診断できるようにする。【構成】電源8-9間に、MOSトランジスタ4,5-1〜5-m、抵抗7を直列に設ける。各入力ピン2-1〜2-mは対応トランジスタのゲート入力となると共に、対応抵抗により電源9にプルダウンされている。制御ピン1へ“1”を印加してトランジスタ4をオンとし、この状態で全ての入力ピンに“1”を印加する。1つでも入力ピンのオープンがあれば、トランジスタの直列回路には電流は流れないので、抵抗7には電圧が生じず、測定ピン3には“0”が生ずる。入力ピンが全て正常であれば、抵抗7に電流が流れて測定ピン3には“1”が生ずる。

請求項（抜粋）：

複数の入力信号ピンのオープンエラーを検出する入力ピンのオープンエラー検出回路であって、第1及び第2の電源と、オープンエラーの検出指令をなす制御ピンと、この制御ピンに制御電極が接続された第1のスイッチ素子と、前記入力信号ピンに夫々対応して設けられ対応ピンに制御電極が接続された複数のスイッチ素子と、前記入力信号ピンに夫々対応して設けられ対応ピンと前記第2の電源との間に夫々接続された複数の抵抗とを含み、前記第1の電源と前記第2の電源との間において前記第1のスイッチ素子及び前記複数のスイッチ素子の全てを抵抗を介して直列に接続したことを特徴とする入力ピンのオープンエラー検出回路。

前のページに戻る