特許
J-GLOBAL ID:200903059763533107

集積回路装置

発明者:
出願人/特許権者:
代理人 (1件): 小鍜治 明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-239638
公開番号(公開出願番号):特開平7-094668
出願日: 1993年09月27日
公開日(公表日): 1995年04月07日
要約:
【要約】【目的】 多数のメモリーチップを実装した集積回路装置内にメモリーチップの実装不良が生じても、集積回路装置そのものが不良となることのない手段を備えた集積回路装置を提供することを目的としている。【構成】 外周に接続パッド7を備えた枠体3と、この枠体3を介して密着接合したメモリーモジュール1,2とからなり、このメモリーモジュール1,2は配線基板4上にメモリーチップ5と代替メモリーチップ5aとを有し、これらのメモリーチップ5と代替メモリーチップ5aは信号切り替えパッド6aを介して接続した。
請求項(抜粋):
枠体と、この枠体を介して密着接合した2つのメモリーモジュールとからなり、前記枠体はその外周上に接続パッドを有し、前記メモリーモジュールは配線基板と、この配線基板の前記枠体を介して互いに向き合う前記配線基板面上に夫々設けたメモリーチップおよび代替メモリーチップと、配線によって前記メモリーチップと電気的接続をした接続パッドとを有し、前記枠体の接続パッドと前記メモリーモジュールの接続パッドとを接触させ、前記メモリーチップと代替メモリーチップとは信号切り替えパッドを介して接続した集積回路装置。

前のページに戻る