特許
J-GLOBAL ID:200903059769776370

基準回路及び出力電流の制御方法

発明者:
出願人/特許権者:
代理人 (1件): 大島 陽一
公報種別:公開公報
出願番号(国際出願番号):特願平5-026110
公開番号(公開出願番号):特開平6-090120
出願日: 1993年01月20日
公開日(公表日): 1994年03月29日
要約:
【要約】【目的】 高い電源電圧及びまたは低い温度の状態で、メモリ回路の速度の高まる傾向を防止する基準回路を提供する。【構成】 第1の電流が流れる第1電流パスと、出力電流が流れる第2電流パスとを備え、該第1の電流の大きさが、該出力電流の大きさに関連する、出力電流供給手段と、温度が上昇したとき、前記第1の電流の前記大きさを増加する手段と、電源電圧が増加したとき、前記第1の電流の前記大きさを減少する手段とを有する。
請求項(抜粋):
第1の電流が流れる第1電流パスと、出力電流が流れる第2電流パスとを備え、該第1の電流の大きさが、該出力電流の大きさに関連する、出力電流供給手段と、温度が上昇したとき、前記第1の電流の前記大きさを増加する手段と、電源電圧が増加したとき、前記第1の電流の前記大きさを減少する手段とを有することを特徴とする基準回路。
IPC (3件):
H03F 1/30 ,  G11C 11/407 ,  G11C 16/06
FI (2件):
G11C 11/34 354 F ,  G11C 17/00 309 B
引用特許:
審査官引用 (1件)
  • 特開平3-065716

前のページに戻る