特許
J-GLOBAL ID：200903059774091939
絶縁ゲート型静電誘導トランジスタ
発明者：
出願人/特許権者：
,
代理人 (1件)：
柏木 明 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-165286
公開番号（公開出願番号）：特開平7-022622
出願日： 1993年07月05日
公開日（公表日）： 1995年01月24日
要約：
【要約】【目的】 素子間の特性バラツキによる悪影響を防止するため、閾値電圧を調整可能とすること。【構成】 半導体基板11の両面にソース領域12とドレイン領域13とを形成し、これらのソース領域12とドレイン領域13との間に電流通路用の高比抵抗領域14を形成し、この高比抵抗領域14中に複数の絶縁領域15を前記電流通路を横断する方向に間欠的に形成し、これらの絶縁領域15中に交互に配設された第1,2ゲート電極16,17を形成し、前記ソース領域12及びドレイン領域13の表面に各々ソース電極18及びドレイン電極19を設け、第1,2ゲート電極16,17に異なる電圧を印加することにより、閾値電圧を制御するようにした。
請求項（抜粋）：
半導体基板の両面にソース領域とドレイン領域とを形成し、これらのソース領域とドレイン領域との間に電流通路用の高比抵抗領域を形成し、この高比抵抗領域中に複数の絶縁領域を前記電流通路を横断する方向に間欠的に形成し、これらの絶縁領域中に交互に配設されて異なる電圧が印加される第1,2ゲート電極を形成し、前記ソース領域及びドレイン領域の表面に各々ソース電極及びドレイン電極を設けたことを特徴とする絶縁ゲート型静電誘導トランジスタ。
IPC (2件)：
FI (2件)：
H01L 29/78 321 X
, H01L 29/80 V
