特許

J-GLOBAL ID：200903059776735396

高性能デジタル信号平均化器

発明者： ペック、ジェフリー、ブイ ,  ゲドケ、デール、エイ ,  ビンガム、ラッセル、ディ
出願人/特許権者： イージー アンド ジー インストルメンツ、インコーポレイテッド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平11-500932
公開番号（公開出願番号）：特表2002-511211
出願日： 1998年05月29日
公開日（公表日）： 2002年04月09日
要約：

【要約】アナログ検出器によって収集されたデータを平均化するデジタル信号平均化器が提供される。そのデジタル信号平均化器には、アナログ検出器出力を、処理を行うためにデジタル信号に変換するアナログ-デジタル変換器(12)と、デジタル信号平均化器の動作を一定の順序に配列するための遅延タイミング・パルスを発生するタイミング・デバイス(20)と、データを加算しかつ蓄積する平均化デバイス(30)とが含まれる。遅延タイミング・パルスによって、一連の可変のトリガー・パルスに関してずれたタイミング・シーケンスで、ADC(12)によってデータが獲得されることが可能となる。ADC(111)の実際のサンプル速度よりも小さな時間スライスだけ、データ獲得タイミング・シーケンスをずらすことで、データが、より高い有効サンプリング速度で獲得されることが可能となる。ずれたタイミング・シーケンスの一つの完全な連続には、より速いサンプリング速度を有するADCによって獲得されるであろう全ての情報を含むデータの組が備わる。データの精度は、一連の並列の平均化デバイスによってさらに高められるが、それには、一つの処理デバイスと複数のメモリー・デバイスとが含まれており、データの実時間の平均化を行う。デジタル信号プロセッサー(98)は、データ圧縮の方法を平均化されたデータに適用し、その平均化されたデータを長期間の蓄積のために分析および蓄積デバイスへと転送するために、データ転送速度および蓄積能力要件を低減する。

請求項（抜粋）：

高速でアナログ検出器から獲得されたデータを平均化し、かつ平均化されたデータを、分析および蓄積デバイスに転送するデジタル信号平均化器であって、アナログ検出器の出力を、処理を行うためにデジタル信号データへと変換するアナログ-デジタル変換器であって、実際のサンプリング速度を有するアナログ-デジタル変換器と、 前記実際のサンプリング速度よりも高い有効サンプリング速度を達成するために、少なくとも一つの記録の間、前記デジタル信号平均化器の動作を一定の順序に配列する、複数の遅延タイミング・パルスを発生するタイミング・デバイスであって、前記少なくとも一つの記録は、前記デジタル信号データを獲得するための、前記複数の遅延タイミング・パルス上で一定の順序に配列される前記アナログ-デジタル変換器の複数のスキャンからなり、前記複数の遅延タイミング・パルスは、少なくとも一つのトリガー・パルスおよび複数のクロック・パルスからなり、かつ少なくとも一つの時間遅延が含まれる前記タイミング・デバイスと、 前記アナログ-デジタル変換器の前記実際のサンプリング速度で、前記デジタル信号データの持続平均化を行う平均化デバイスであって、前記デジタル信号データを加算する少なくとも一つの処理デバイス、および前記デジタル信号データを蓄積し、かつスペクトラムの出力のための少なくとも一つのメモリー・デバイスであって、前記スペクトラムが、前記少なくとも一つの記録の平均からなるものからなる前記平均化デバイスとからなる前記デジタル信号平均化器。

IPC (3件)：

H03M 1/50 ,  G01N 27/62 ,  H01J 49/06

FI (3件)：

H03M 1/50 ,  G01N 27/62 K ,  H01J 49/06