特許
J-GLOBAL ID：200903059856445801
多層配線基板
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平9-299190
公開番号（公開出願番号）：特開平11-135951
出願日： 1997年10月30日
公開日（公表日）： 1999年05月21日
要約：
【要約】【課題】 本発明は製造工程中に発生する電極パッドの印刷ズレ、積層ズレ、焼成収縮変形が発生しても、積層本体の内部に半導体素子を所定位置に配置・接続ができる多層配線基板を提供するものである。【解決手段】 複数の絶縁層1a〜1cの層間に内層配線12及び所定内層配線12から延びる電極パッド33を配置した積層本体1の表面に、半導体素子収納用キャビティー3を形成し、前記半導体素子収納用キャビティー3内に半導体素子4を配置し、電極パッド33に接続して成る多層配線基板において、前記積層本体1の外周部に、前記電極パッド33が形成された同一平面の複数箇所に形成した位置決めマーク51の外形形状を露出させる貫通凹部51を形成した。
請求項（抜粋）：
複数の絶縁層を積層した積層本体と、該積層本体の絶縁層間に形成された内部配線と、前記積層本体の表面に半導体素子を収納し且つ内部配線と接続した電極パッドが配置されているキャビティーとを有する多層配線基板において、前記積層本体の外周部に、底面が、前記電極パッドの形成されいる面に対し同一平面となる複数個の凹部を設けるとともに、該凹部の底面に位置決めマークを形成したことを特徴とする多層配線基板。
IPC (2件)：
FI (3件)：
H05K 3/46 Q
, H05K 3/46 Z
, H01L 23/12 N
