特許
J-GLOBAL ID：200903059864320554
位相ロックループおよび位相検出器および入力波形の可変遅延を与えるための方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-029017
公開番号（公開出願番号）：特開平5-300140
出願日： 1993年02月18日
公開日（公表日）： 1993年11月12日
要約：
【要約】【目的】 ビットクロック検索のための位相ロックループ(PLL)のための新規な位相検出器を提供する。【構成】 位相検出器(1)は複数個の可変装置遅延(20、21)を用い、かつVCOの拡張された周波数範囲にわたるクロック期間のパーセントである一定の利得領域を有し、1つの(PLL)チップが広く異なる周波数でいくつかの応用について動作することを可能にする。
請求項（抜粋）：
直列データビットストリームのためのかつそれと同期する位相ロックループにおいて、位相ロックループはビットクロックを有するVCOと、前記直列データビットストリームを前記ビットクロックと比較し、かつエラー信号をローパスフィルタへ通過させるための位相検出器とを含み、前記ローパスフィルタは前記位相検出器に結合され、かつ前記ローパスフィルタは前記VCOに接続されて前記フィルタ出力に応答して前記VCOの周波数を訂正し、改良点は、前記ローパスフィルタの出力を前記位相検出器へ戻ってまた結合する手段を含み、前記位相検出器は前記ローパスフィルタの出力に応答して時間遅延を含む、位相ロックループ。
IPC (2件)：
FI (2件)：
H04L 7/02 B
, H03L 7/08 A
