特許
J-GLOBAL ID:200903059877493555

複合機器の情報処理システム

発明者:
出願人/特許権者:
代理人 (1件): 大塚 康徳 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-055959
公開番号(公開出願番号):特開2000-216935
出願日: 1999年01月25日
公開日(公表日): 2000年08月04日
要約:
【要約】【課題】 リアルタイム性の要否に差がある処理を単一のCPUでまかなう場合、リアルタイム性を必要とする処理が、リアルタイム性を要さない処理の犠牲となり、システム全体の処理能力を低下させていた。【解決手段】 第一及び第二のCPUの処理はデータ処理におけるリアルタイム性の要否に従い使い分け、夫々が独立に処理を進め、第一及び第二のデータ処理の同調を図ることにより、データ処理のスループットを短縮する。
請求項(抜粋):
プロトコルを解釈するための第一のCPUと、前記第一のCPUで解釈された結果に基づき、ジョブを生成するジョブ生成手段と、前記生成されたジョブを処理するための第二のCPUと、前記第二のCPUの処理に基き、前記生成されたジョブをページ単位に分割する手段と、前記第二のCPUの処理に基き、前記分割されたジョブを処理するためのデバイスの割り付けと解放とを管理するデバイス管理手段と、前記分割したページを単位としたデバイスの処理結果を複数のバスの使用を制御して入力と出力のデータを並列に処理する手段と、を備え、データ処理のスループットを短縮することを特徴とする複合機器の情報処理システム。
IPC (3件):
H04N 1/00 ,  B41J 29/38 ,  G06F 3/12
FI (3件):
H04N 1/00 C ,  B41J 29/38 Z ,  G06F 3/12 B
Fターム (19件):
2C061AP03 ,  2C061AP04 ,  2C061AP07 ,  2C061AR01 ,  2C061HH09 ,  2C061HR06 ,  5B021AA01 ,  5B021AA02 ,  5B021AA05 ,  5B021AA19 ,  5B021CC05 ,  5C062AA02 ,  5C062AA05 ,  5C062AB40 ,  5C062AB41 ,  5C062AB42 ,  5C062AC49 ,  5C062AE15 ,  5C062BA04
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る