特許

J-GLOBAL ID：200903059879837979

半導体装置の製造方法

発明者： 田久 真也 ,  黒澤 哲也
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-307169
公開番号（公開出願番号）：特開2003-229384
出願日： 2002年10月22日
公開日（公表日）： 2003年08月15日
要約：

【要約】【課題】チップの側面に発生する条痕や素子形成面側に形成されるチッピングを低減できる半導体装置の製造方法を提供することを目的としている。【解決手段】半導体素子12が形成されたウェーハ11の表面11Aに劈開の起点となる切り欠き15を入れ、前記ウェーハの素子形成面側に表面保護テープ17を貼り付ける。その後、前記切り欠き15を起点として、前記ウェーハを結晶方位に沿って劈開し、前記ウェーハの裏面研削を行う。そして、個片化されたチップ20の裏面に鏡面加工を施すことを特徴としている。ウェーハの分割を劈開で行うので、チップ側面及び表面にダメージの少ないチップが形成でき、チップの抗折強度を向上できる。

請求項（抜粋）：

半導体素子が形成されたウェーハの素子形成面側に切り欠きを入れる工程と、前記ウェーハの素子形成面側に表面保護テープを貼り付ける工程と、前記切り欠きを起点として、前記ウェーハを結晶方位に沿って劈開する工程と、前記ウェーハの裏面研削を行う工程とを具備することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/301 ,  H01L 21/304 631

FI (5件)：

H01L 21/304 631 ,  H01L 21/78 U ,  H01L 21/78 F ,  H01L 21/78 B ,  H01L 21/78 S