特許
J-GLOBAL ID：200903059898459446
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平10-038311
公開番号（公開出願番号）：特開平11-238703
出願日： 1998年02月20日
公開日（公表日）： 1999年08月31日
要約：
【要約】【課題】 埋め込み配線の形成の際、エロージョンが発生するのを抑制し、配線設計の自由度を高める。【解決手段】 シリコン基板11の上に層間絶縁膜12を形成し、次に層間絶縁膜12に溝14-1〜14-nを形成する。この後、バリア層15を溝14-1〜14-n内の側面と底面及び層間絶縁膜12上の全域に被着し、バリア層15上の全域に銅シード層16を形成する。次に、銅シード層16を電極として噴流メッキを行い、溝14-1〜14-n内を埋め込むと共に層間絶縁膜12上に溝14-1〜14-n及びその周辺領域で凸状に盛り上がった形状の銅メッキ層37bを堆積する。この後、その表面に層間絶縁膜12が露出するまでCMP法による研磨を施し、埋め込み配線38を形成する。
請求項（抜粋）：
基板上に形成した絶縁膜の配線予定部位に溝を設け、前記溝を含む絶縁膜の上に金属シード層を形成し、形成された該金属シード層を一方の電極とする電気メッキ法により、前記金属シード層の上に金属配線材料の堆積層を形成して前記溝を埋めた後、形成した前記金属配線材料の堆積層を再び前記絶縁膜が露出するまで研磨除去することで、前記溝内に埋め込み配線を形成する半導体装置の製造方法であって、前記埋め込み配線を形成する際、前記電気メッキ法の電流を制御することで、前記金属配線材料の堆積層を、前記溝及びその周辺領域で凸状に盛り上がらせた後、前記堆積層を前記絶縁膜が露出するまで研磨除去することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/288
, C25D 3/38
, C25D 7/12
, H01L 21/3205
H01L 21/288 E
, C25D 3/38
, C25D 7/12
, H01L 21/88 K
