特許
J-GLOBAL ID:200903059900145187

メモリインタフェース制御方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴木 誠
公報種別:公開公報
出願番号(国際出願番号):特願平5-180152
公開番号(公開出願番号):特開平7-036818
出願日: 1993年07月21日
公開日(公表日): 1995年02月07日
要約:
【要約】【目的】 制御回路などを変更することなく、本体装置側がメモリ側の性能変更に自動的に対応できるようにする。【構成】 プロセッサ1及びI/O制御部2が接続されたシステムバス3は、インタフェース変換部5、メモリインタフェースバス4を介してメモリモジュール6と接続される。メモリモジュール6はコネクタ12により、メモリインタフェースバス4上に複数搭載可能である。システムバス3からデータ転送要求を受け取ると、インタフェース変換部5とメモリモジュール6の間でメモリインタフェースバス4を用いて問合せ応答形式でデータ転送動作を実行する。そして、データ転送を終了した時点で、インタフェース変換部5からシステムバス3へデータ転送完了を送出する。
請求項(抜粋):
メモリ側とメモリをアクセス側との間のインタフェース制御方法であって、前記メモリをアクセスする側のバス(以下、システムバスと称す)にインタフェース変換部を接続し、該インタフェース変換部とメモリ側との間をメモリインタフェースバスで接続し、前記システムバスからデータ転送要求信号を受け取ると、前記インタフェース変換部と前記メモリ側との間で前記メモリインタフェースバスを用いて問合せ応答形式で転送要求信号、転送完了信号を送受信しあってデータ転送を行い、データ転送を完了した時点で、前記インタフェース変換部から前記システムバスへデータ転送完了信号を送出することを特徴とするメモリインタフェース制御方法。

前のページに戻る