特許
J-GLOBAL ID：200903059942371250
半導体集積回路のブロック配置方法及び装置
発明者：
出願人/特許権者：
代理人 (1件)：
高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-279293
公開番号（公開出願番号）：特開平6-216355
出願日： 1993年11月09日
公開日（公表日）： 1994年08月05日
要約：
【要約】【目的】 簡単なアルゴリズムで、コンパクト化とソフトマクロのアスペクト比調整を同時に行えるようにし、高速処理を可能とする。【構成】 質点モデルによって初期配置されたブロック群の外接枠を圧縮していくことで、オーバーラップしたマクロに圧力が働いたとして、オーバーラップをとるように形状変更する。
請求項（抜粋）：
大きさの異なる複数のブロックの配置を決定するための半導体集積回路のブロック配置方法において、ブロック間のオーバーラップが無くなるように初期配置されたブロック群に外接枠を設け、このブロック群の外接枠を、第1の方向から所定長さだけ圧縮して、ブロックを移動させ、その結果、オーバーラップが発生したブロックを移動、又は、その面積を変えることなく変形させ、前記外接枠を、前記第1の方向と直交する第2の方向から所定長さだけ圧縮して、ブロックを移動させ、その結果、オーバーラップが発生したブロックを移動、又は、その面積を変えることなく変形させ、目標サイズが得られるまで、前記複数の方向の圧縮を繰り返すことを特徴とする半導体集積回路のブロック配置方法。
IPC (3件)：
H01L 27/118
, G06F 15/60 370
, H01L 27/04
