特許

J-GLOBAL ID：200903059946735060

位相同期型タイミング発生回路

発明者： 中村 和之
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-079085
公開番号（公開出願番号）：特開平7-288447
出願日： 1994年04月19日
公開日（公表日）： 1995年10月31日
要約：

【要約】【目的】 製造プロセス等の変動に依存せず外部のクロック周期に比例する、タイミング発生を実現し、より柔軟なタイミング設計法を提供する。【構成】 PLLを利用し、その電圧制御発振器を多段のリングオシレータで構成する。そのリングオシレータの各ノードから信号φ0〜φ8を取り出し、それらの間の論理積をとることで、内部タイミングを発生する。得られるタイミングパルスは、クロック周期に対する比率で定義されるので、外部周期に応じたタイミング設定ができる。また、クロックエッジに先立つタイミングも発生可能であり、このパルスにより入力バッファの効率的電流カットも可能となる。

請求項（抜粋）：

外部クロック信号と内部クロック信号の位相を比較し、その進み遅れを検出し出力する位相比較回路と、リング状に縦列接続された奇数段の反転器を備え、前記位相比較回路の出力に応じて、内部クロック信号の周波数が変化する発振回路から構成される位相同期型タイミング発生回路において、前記発振回路内の、各反転器の接続点間の信号の論理積または論理和をとることにより、前記位相同期回路の同期した外部クロック信号の周期に比例するタイミング信号を発生可能とした、位相同期型タイミング発生回路。

IPC (2件)：

H03K 3/03 ,  H03L 7/099

引用特許：

審査官引用 (3件)

• 特開平4-020016
  
• 特開昭59-224914
  
• 特開昭59-224915