特許

J-GLOBAL ID：200903059953821869

半導体装置の製造方法

発明者： 竹内 幸一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2002-069909
公開番号（公開出願番号）：特開2003-273211
出願日： 2002年03月14日
公開日（公表日）： 2003年09月26日
要約：

【要約】【課題】 先溝タイプのデュアルダマシン法において、ヴィアホールを形成するためのヴィアホールパターンに再現性よく均一な孔径を有する開口部を形成する半導体装置の製造方法を提供する。【解決手段】 凹部21aを覆うように、酸発生剤を含有する第1の有機膜31を形成する工程と、酸により架橋層33を形成する第2の有機膜32を第1の有機膜上に形成する工程と、第1の有機膜31で発生させた酸を第2の有機膜32に拡散させて架橋層33を形成した後、第2の有機膜32の未架橋部分を除去する工程と、架橋層33上にレジストを塗付して露光を行い、凹部21aの下部にヴィアホールを形成するためのヴィアホールパターンを形成する工程と、ヴィアホールパターンをマスクに用いたエッチングによりヴィアホールを形成する工程とを有することを特徴とする半導体装置の製造方法である。

請求項（抜粋）：

凹状段差を有する基板の表面に孔部を形成する半導体装置の製造方法であって、前記凹状段差を覆うように、酸発生剤を含有する第1の有機膜を形成する工程と、酸により架橋層を形成する第2の有機膜を前記第1の有機膜上に形成する工程と、前記第1の有機膜で発生させた酸を前記第2の有機膜に拡散させて架橋層を形成した後、前記第2の有機膜の未架橋部分を除去する工程と、前記架橋層上にレジストを塗付して露光を行い、前記凹状段差の下部に孔部を形成するためのレジストパターンを形成する工程と、前記レジストパターンをマスクに用いたエッチングにより前記孔部を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/3205

FI (3件)：

H01L 21/28 L ,  H01L 21/90 A ,  H01L 21/88 K

Fターム (53件)：

4M104BB04 ,  4M104BB32 ,  4M104CC01 ,  4M104DD07 ,  4M104DD08 ,  4M104DD15 ,  4M104DD17 ,  4M104DD20 ,  4M104DD22 ,  4M104DD52 ,  4M104DD75 ,  4M104EE08 ,  4M104EE12 ,  4M104EE14 ,  4M104EE17 ,  4M104EE18 ,  4M104FF18 ,  4M104FF22 ,  4M104HH12 ,  4M104HH14 ,  5F033HH11 ,  5F033HH32 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ32 ,  5F033KK11 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ01 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ21 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ74 ,  5F033QQ92 ,  5F033RR01 ,  5F033RR06 ,  5F033RR11 ,  5F033SS22 ,  5F033TT02 ,  5F033XX01 ,  5F033XX03 ,  5F033XX33