特許
J-GLOBAL ID：200903059970278109
アナログスイッチ
発明者：
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-184129
公開番号（公開出願番号）：特開2004-032251
出願日： 2002年06月25日
公開日（公表日）： 2004年01月29日
要約：
【課題】オン抵抗のピークを低減させることが可能なアナログスイッチを提供すること。【解決手段】2つのpチャネルMOSトランジスタ110及び120は、バックゲート同士が接続されるとともに、ソース同士が接続され、更にこれら接続されたバックゲートとソースとが接続される。一方、2つのnチャネルMOSトランジスタ130及び140は、バックゲート同士が接続されるとともに、ソース同士が接続され、更にこれら接続されたバックゲートとソースとが接続される。このため、導通時においてバックゲートの電位が入力されるアナログ信号の電位となる。【選択図】 図1
請求項（抜粋）：
第1及び第2のpチャネルMOSトランジスタと、第1及び第2のnチャネルMOSトランジスタと、スイッチング信号入力端子と、信号入力端子と、信号出力端子とを備え、前記スイッチング信号入力端子に入力されるスイッチング信号により、前記第1及び第2のpチャネルMOSトランジスタと前記第1及び第2のnチャネルMOSトランジスタを導通させ、前記信号入力端子から入力されるアナログ信号を前記信号出力端子から出力するアナログスイッチにおいて、
前記第1及び第2のpチャネルMOSトランジスタのゲートが前記スイッチング信号入力端子に接続され、
前記第1のpチャネルMOSトランジスタのドレインが前記信号入力端子に接続され、
前記第2のpチャネルMOSトランジスタのドレインが前記信号出力端子に接続され、
前記第1のpチャネルMOSトランジスタのソースと前記第2のpチャネルMOSトランジスタのソースとが接続され、
前記第1のpチャネルMOSトランジスタのバックゲートと前記第2のpチャネルMOSトランジスタのバックゲートとが接続され、
前記第1及び第2のpチャネルMOSトランジスタの接続されたソースと接続されたバックゲートとが接続され、
前記第1及び第2のnチャネルMOSトランジスタのゲートが反転回路を介して前記スイッチング信号入力端子に接続され、
前記第1のnチャネルMOSトランジスタのドレインが前記信号入力端子に接続され、
前記第2のnチャネルMOSトランジスタのドレインが前記信号出力端子に接続され、
前記第1のnチャネルMOSトランジスタのソースと前記第2のnチャネルMOSトランジスタのソースとが接続され、
前記第1のnチャネルMOSトランジスタのバックゲートと前記第2のnチャネルMOSトランジスタのバックゲートとが接続され、
前記第1及び第2のnチャネルMOSトランジスタの接続されたソースと接続されたバックゲートとが接続されていることを特徴とするアナログスイッチ。
IPC (1件)：
FI (1件)：
Fターム (18件)：
5J055AX00
, 5J055AX07
, 5J055BX17
, 5J055CX24
, 5J055DX22
, 5J055DX61
, 5J055DX64
, 5J055DX65
, 5J055DX72
, 5J055DX83
, 5J055EX02
, 5J055EY12
, 5J055EZ07
, 5J055FX18
, 5J055GX01
, 5J055GX06
, 5J055GX07
, 5J055GX08
