特許

J-GLOBAL ID：200903059972260380

入出力回路

発明者： 衣 笠 昌 典 ,  茂 原 宏 ,  福 岡 隆
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-120235
公開番号（公開出願番号）：特開平8-316816
出願日： 1995年05月18日
公開日（公表日）： 1996年11月29日
要約：

【要約】【目的】 回路面積が小さく、高速動作が可能で且つ信頼性が高い入出力回路を提供する。【構成】 入出力端子101と、一端が電源Vccに接続され且つ他端が入力端子101に接続された、入出力端子101に電荷を供給するためのプルアップ用抵抗素子102と、ゲートが電源Vccに接続され且つドレインが入出力端子101に接続されたNMOSトランジスタ103を有する過電圧緩和回路と、ゲートから出力制御信号を入力し、ドレインがNMOSトランジスタ103のソースに接続され且つソースがグランドに接続されたNMOSトランジスタ104を有する、プルアップ回路が入出力端子101に供給した電荷の保持または放電を行うためのプルダウン回路と、ゲートがNMOSトランジスタ103のソースに接続され且つソースが第1電源に接続されたPMOSトランジスタ107を有する、入出力端子101からの入力電位を内部回路に供給するための入力回路とを備える。

請求項（抜粋）：

入出力端子と、一端が第1電源に接続され且つ他端が前記入力端子に接続された、この入出力端子に電荷を供給するためのプルアップ回路と、制御端子が前記第1電源に接続され且つ一端が前記入出力端子に接続された第1トランジスタを有する過電圧緩和回路と、制御端子から出力制御信号を入力し、一端が前記第1トランジスタの他端に接続され且つ他端が第2電源に接続された第2トランジスタを有する、前記プルアップ回路が前記入出力端子に供給した電荷の保持または放電を行うためのプルダウン回路と、制御端子が前記第1トランジスタの前記他端に接続され且つ一端が前記第1電源に接続された第3トランジスタを少なくとも有する、前記入出力端子からの入力電位を内部回路に供給するための入力回路と、を備えたことを特徴とする入出力回路。

IPC (2件)：

H03K 19/0175 ,  H03K 19/003

FI (2件)：

H03K 19/00 101 S ,  H03K 19/003 E