特許

J-GLOBAL ID：200903059995113350

半導体記憶装置の製造方法

発明者： 太田 豊
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平5-096045
公開番号（公開出願番号）：特開平6-310677
出願日： 1993年04月22日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】半導体記憶装置の製造方法に関し、更に詳しく言えば、DRAMの製造方法における、ビット線間の浮遊容量の減少を目的とする。【構成】ワード線(WL)を形成したのちにビット線(BL)を形成する工程と、該ビット線(BL)を形成したのちに容量電極(SN)、誘電体膜(Y)を順次形成する工程と、その後対向電極(SP)を隣接する前記ビット線(BL)の間の領域に形成する工程を有する。

請求項（抜粋）：

ワード線(WL)を形成したのちにビット線(BL)を形成する工程と、該ビット線(BL)を形成したのちに容量電極(SN)、誘電体膜(16)を順次形成する工程と、その後対向電極(SP)を隣接する前記ビット線(BL)の間の領域に形成する工程を有することを特徴とする半導体記憶装置の製造方法。

IPC (2件)：

H01L 27/108 ,  H01L 21/90