半導体パッケージ

発明者：
出願人/特許権者：
代理人 (1件)：山川雅男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-222022
公開番号（公開出願番号）：特開平10-065050
出願日： 1996年08月23日
公開日（公表日）： 1998年03月06日
要約：

【要約】【課題】半導体パッケージに関し、実装基板への接続性を効率的に、かつ、正確に評価することを目的とする【解決手段】半導体チップ1の端子に接続される内層の配線パターン2にビア3を介してI/O端子接合パッド4を接続し、該I/O端子接合パッド4にI/O端子7を接合した半導体パッケージであって、前記ビア3をI/O端子7側に対して反対面側に延設して、パッケージ本体6の表面に配置された測定用パッド9に接続し、測定用パッド9を利用してプロービングを可能とする。

請求項（抜粋）：

半導体チップの端子に接続される内層の配線パターンにビアを介してI/O端子接合パッドを接続し、該I/O端子接合パッドにI/O端子を接合した半導体パッケージであって、前記ビアをI/O端子側に対して反対面側に延設して、パッケージ本体の表面に配置された測定用パッドに接続し、測定用パッドを利用してプロービングを可能とした半導体パッケージ。

IPC (4件)：

H01L 23/12 , G01R 31/26 , G01R 31/28 , H01L 21/66

FI (4件)：

H01L 23/12 P , G01R 31/26 G , H01L 21/66 R , G01R 31/28 U

前のページに戻る