特許

J-GLOBAL ID：200903060032699446

半導体素子の製造方法

発明者： 下川 公明
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平4-237124
公開番号（公開出願番号）：特開平6-084892
出願日： 1992年09月04日
公開日（公表日）： 1994年03月25日
要約：

【要約】【目的】 本発明は、半導体素子における最終保護膜の形成方法に関するもので、その保護膜の下層の配線層の段差による影響で膜質が悪くなるという問題点を解消することを目的とするものである。【構成】 前記目的のため本発明は、最終配線層2が形成された後、プラズマ系CVDシリコン酸化膜3を形成してから、プラズマ化学気相成長シリコン窒化膜または同シリコン窒化酸化膜4を形成するようにしたものである。

請求項（抜粋）：

(a)半導体基板上に最終配線層が形成された後、その上に、プラズマCVD法またはECRプラズマCVD法による絶縁膜を形成する工程、(b)前記絶縁膜上に、プラズマ化学気相成長シリコン窒化膜またはプラズマ化学気相成長シリコン窒化酸化膜を形成する工程、以上の工程を含むことを特徴とする半導体素子の製造方法。