特許

J-GLOBAL ID：200903060061065669

シフトレジスタ回路およびそれを備える画像表示装置、並びに電圧信号生成回路

発明者： 飛田 洋一
出願人/特許権者： 三菱電機株式会社
代理人 (3件)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2006-327918
公開番号（公開出願番号）：特開2008-140522
出願日： 2006年12月05日
公開日（公表日）： 2008年06月19日
要約：

【課題】シフトレジスタにおいて、駆動に必要な信号の数の増加を抑えつつトランジスタの電圧ストレスを軽減し、また出力信号の立ち下がりの遅れを抑制して誤動作を防止する。【解決手段】単位シフトレジスタは、クロック信号CLKを出力端子OUTに供給するトランジスタQ1、出力端子OUTを放電するトランジスタQ2、第1入力端子IN1に接続したゲートを有し第1電圧信号端子T1のレベルをトランジスタQ1のゲート(ノードN1)に供給するトランジスタQ3、および第2入力端子IN2に接続したゲートを有し第2電圧信号端子T2のレベルをノードN1に供給するトランジスタQ4を備える。第1、第2電圧信号端子T1,T2の一方には、クロック信号CLKに相補なクロック信号/CLKに同期してHレベルになり、クロック信号CLKに同期してLレベルになる電圧信号が入力される。【選択図】図12

請求項（抜粋）：

第1および第2入力端子、出力端子、クロック端子、並びに第1および第2電圧信号端子と、 前記クロック端子に入力される第1クロック信号を前記出力端子に供給する第1トランジスタと、 前記出力端子を放電する第2トランジスタと、 前記第1入力端子に接続した制御電極を有し、前記第1電圧信号端子に入力される電圧信号を前記第1トランジスタの制御電極が接続する第1ノードに供給する第3トランジスタと、 前記第2入力端子に接続した制御電極を有し、前記第2電圧信号端子に入力されるの電圧信号を前記第1ノードに供給する第4トランジスタとを備え、 前記第1および第2電圧信号端子の一方には、 前記第1クロック信号に相補な第2クロック信号が活性化するタイミングで、前記第1トランジスタをオンにする第1レベルになり、前記第1クロック信号が活性化するタイミングで、前記第1トランジスタをオフにする第2レベルになる第1電圧信号が入力される ことを特徴とするシフトレジスタ回路。

IPC (5件)：

G11C 19/28 ,  G11C 19/00 ,  G09G 3/20 ,  G09G 3/36 ,  G02F 1/133

FI (10件)：

G11C19/28 D ,  G11C19/00 K ,  G09G3/20 622E ,  G09G3/36 ,  G09G3/20 611J ,  G09G3/20 670E ,  G09G3/20 670K ,  G02F1/133 505 ,  G11C19/00 J ,  G11C19/00 C

Fターム (42件)：

2H093NA42 ,  2H093NC12 ,  2H093NC13 ,  2H093NC22 ,  2H093NC59 ,  2H093ND50 ,  2H093ND60 ,  5C006AA16 ,  5C006AA22 ,  5C006AF22 ,  5C006AF51 ,  5C006AF72 ,  5C006AF83 ,  5C006BB16 ,  5C006BC02 ,  5C006BC03 ,  5C006BC12 ,  5C006BC20 ,  5C006BC24 ,  5C006BF06 ,  5C006BF24 ,  5C006BF26 ,  5C006BF27 ,  5C006BF34 ,  5C006BF43 ,  5C006EB05 ,  5C006FA33 ,  5C006FA36 ,  5C006FA46 ,  5C080AA10 ,  5C080BB05 ,  5C080CC03 ,  5C080DD09 ,  5C080DD24 ,  5C080DD25 ,  5C080DD29 ,  5C080EE26 ,  5C080EE29 ,  5C080FF11 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04

引用特許：

出願人引用 (1件)

• シフトレジスタ及び電子装置
  公報種別：公開公報   出願番号：特願2000-169002   出願人：カシオ計算機株式会社