特許

J-GLOBAL ID：200903060104723223

PLL回路

発明者： 山崎 清彦
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平5-170755
公開番号（公開出願番号）：特開平7-030415
出願日： 1993年07月12日
公開日（公表日）： 1995年01月31日
要約：

【要約】【目的】 引き込み時間の短縮或いはジッタの抑制をするために、正確な同期判定をしてPLL回路のループ関数を変更する。【構成】 第1の遅延回路61は、基準周波数信号R1を遅延した信号R2を出力し、第1の位相比較回路63は、信号R2と帰還信号F1の位相差を比較して第1のパルス信号DN2を出力する。また、第2の遅延回路62は、帰還信号F1を遅延し、第2の位相比較回路64は、その遅延された信号F2と基準周波数信号R1の位相差を比較して第2のパルス信号UP2を出力する。同期検知回路70が、信号DN2及びUP2の一定時間内のパルス数を比較し、基準周波数信号R1と帰還信号F1が同期しているか否か判定してPLL回路のループ関数変更用信号DET2を出力する。

請求項（抜粋）：

基準周波数信号と帰還信号を比較してそれに応じた位相差信号を出力する位相比較器と、所定の伝達関数を有し、前記位相差信号を平滑化した出力電圧を生成するローパスフィルタと、所定の発振特性を有し、前記ローパスフィルタの出力電圧に応じた周波数で発振して前記帰還信号を出力する電圧制御発振回路と、前記基準周波数信号と前記帰還信号が同期しているか否かを判定し、その判定結果に基づき前記伝達関数を変化させて回路全体のループ関数を制御する同期判定回路とを備えたPLL回路において、前記同期判定回路は、前記基準周波数信号の位相を遅らせる第1の遅延回路と、前記第1の遅延回路の出力信号と前記帰還信号間の位相を比較し、その位相差に応じた第1のパルス信号を生成する第1の位相比較回路と、前記帰還信号の位相を遅らせる第2の遅延回路と、前記第2の遅延回路の出力信号と前記基準周波数信号間の位相を比較し、その位相差に応じた第2のパルス信号を生成する第2の位相比較回路と、前記第1,第2の位相比較回路の出力の一定時間内のパルス数を比較してその結果に基づき前記伝達関数または発振特性を変える同期検知回路とで、構成したことを特徴とするPLL回路。