特許
J-GLOBAL ID：200903060111058871
半導体装置の製造方法及び半導体装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-067410
公開番号（公開出願番号）：特開平6-140393
出願日： 1993年03月04日
公開日（公表日）： 1994年05月20日
要約：
【要約】【目的】 半導体装置における信頼性の高い埋め込み電極配線を形成する。【構成】 Si基板11上に熱酸化膜12を形成した後、配線パターン形状の凹部18を形成する(a)。熱酸化膜12上に形成したAl薄膜19表面に自然酸化膜が形成されるのを抑制しながらSi基板11を加熱し、Al薄膜19を凝集分離せしめる(b)。凝集したAl薄膜19を凹部18内に埋め込んでAl電極配線を形成する(c)。【効果】 ドライエッチングが困難であった金属でも配線でき、残留エッチングガスによるコロージョン(後腐食)を防止し、結晶方位の揃った配線ができ、ストレスマイグレーション及びエレクトロマイグレーション耐性に優れるので電極配線の信頼性が向上する。
請求項（抜粋）：
基体表面に所定のパタ-ン形状を有する凹部を形成する工程と、前記凹部の形成された前記基体上に金属膜を形成する工程と、加熱により前記金属膜を凝集分離せしめて前記凹部に埋め込む工程とを行う事を特徴とした半導体装置の製造方法。
FI (4件)：
H01L 21/88 A
, H01L 21/88 J
, H01L 21/88 K
, H01L 21/88 N
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
