特許

J-GLOBAL ID：200903060129293797

ウォッチドッグタイマ

発明者： ▲高▼嶋 純宏
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平5-202293
公開番号（公開出願番号）：特開平7-056774
出願日： 1993年08月16日
公開日（公表日）： 1995年03月03日
要約：

【要約】【目的】 SLEEPモード中のウォッチドッグタイマのカウント動作を禁止し、該ウォッチドッグタイマのカウント動作はCPUがオペレーション状態にある時のみ行うことにより、消費電力を少なくする。【構成】 CPU1が停止中、即ちSLEEPフラグ2のSLEEP信号S2が“1”の時は、ANDゲート20が閉じてフリーランカウンタ4へのクロック信号φの入力が禁止され、該フリーランカウンタ4のカウント動作が停止する。リセット信号発生回路30は、CPU1から所定の手順でアクセスされた時にリセット信号S3を発生してフリーランカウンタ4をリセットすると共に、SLEEP信号S2が“1”から“0”に切換わる時、即ち割込み信号IRが入力されてCPU1がWAKE UPして動作開始する時にもリセット信号S3を発生してフリーランカウンタ4をリセットする。

請求項（抜粋）：

クロック信号を入力してその数をカウントするカウンタと、中央処理装置の制御に基づき一定周期毎にリセット信号を発生して前記カウンタをリセットするリセット信号発生回路とを、備えたウォッチドッグタイマにおいて、前記中央処理装置のスリープモード中における前記カウンタへの前記クロック信号の入力を禁止する禁止手段と、前記スリープモードが解除された時に前記カウンタをリセットするリセット手段とを、設けたことを特徴とするウォッチドッグタイマ。