特許

J-GLOBAL ID：200903060132466902

半導体装置の組立構造

発明者： 村上 幸男
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平3-281765
公開番号（公開出願番号）：特開平5-121646
出願日： 1991年10月29日
公開日（公表日）： 1993年05月18日
要約：

【要約】【目的】組立工程でチップの上部電極に内部接続導体,外部導出端子を半田付けする際に、チップの表面に半田粒などが付着するのを防止して良品率,信頼性の向上を図るようにした半導体装置の組立構造を提供する。【構成】各半導体チップ5ごとに皿形の単体ベース7,上部電極8を半田付け接合した状態で、単体ベースの周壁部7aの内方にコーティング材12を充填してチップの周域をコーティング材で被覆したチップ単位の単体組立体を構成し、前記の単体組立体を外囲器1の放熱用金属ベース2上に搭載した状態で内部接続端子9,外部導出端子10と組合わせてこれら部品との間を半田接合し、さらに外囲器を取付けた後に外囲器内に封止樹脂を充填して装置を完成する。

請求項（抜粋）：

外囲器の放熱用金属ベース上に複数個の半導体チップを個々に単体ベースにマウントして並置搭載し、かつ各チップに上部電極を介して外部導出端子,ないし内部接続導体と半田接合して組立構成した半導体装置において、各チップごとにその上下電極面に上部電極,単体ベースを接合した状態でチップの周域にコーティング材を被覆してチップ単位の単体組立体を構成し、かつ前記の単体組立体を放熱用金属ベース上に搭載した上で外部導出端子, 内部接続導体との間を半田接合して組立てたことを特徴とする半導体装置の組立構造。