特許
J-GLOBAL ID：200903060146714097

低温焼成セラミック基板構造体

発明者：
ウィリアム・エー・ハガラップ

ウィリアム・エー・ハガラップ について


出願人/特許権者：
テクトロニクス・インコーポレイテッド

テクトロニクス・インコーポレイテッド について


代理人 (1件)： 山口 邦夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-240705
公開番号（公開出願番号）：特開2002-118385
出願日： 2001年08月08日
公開日（公表日）： 2002年04月19日
要約：
【要約】【課題】 集積回路24の底面電圧入力リードを接地以外の電圧供給源に結合し、ヒートシンク30を接地電位に維持して、集積回路素子が発生する熱を容易に管理する。【解決手段】 第1導電パターン16は、第1誘電体層12の上面に形成されてコンデンサ20の第1プレートとして機能する第1導電要素18と、集積回路素子24用の電位リードとして機能する第2導電要素22を有する。第2導電パターン26は、第1及び第2誘電体層の間で第1導電パターンの下に配置されて、コンデンサの第2プレートとして機能し、集積回路素子用の熱導伝性熱伝達層としても機能する。熱導伝性ビア28が第2誘電体層の上面及び底面の間で、且つ第2導電要素の下側で、第2導電パターンに熱的に結合される。
請求項（抜粋）：
上面及び底面を夫々有する第1誘電体層及び第2誘電体層と、該第1誘電体層の上記上面に形成され、コンデンサの第1プレートとして機能する第1導電要素、及び集積回路素子用の電位リードとして機能する第2導電要素を有し、上記集積回路素子の底面が上記集積回路素子の電圧入力リードである第1導電パターンと、上記第1誘電体層及び上記第2誘電体層の間に配置され、且つ上記第1導電パターンの下に配置されて、上記コンデンサの第2プレートとして機能すると共に上記集積回路素子用の熱導伝性熱伝達層として機能する第2導電パターンと、該第2誘電体層の上面及び底面の間で、且つ上記第2導電要素の下側で、上記第2導電パターンに熱的に結合された少なくとも1つの熱導伝性ビアとを具えた低温焼成セラミック基板構造体。
IPC (3件)：
H05K 7/20 ,  H01L 23/373 ,  H05K 1/02
FI (4件)：
H05K 7/20 C ,  H05K 7/20 D ,  H05K 1/02 Q ,  H01L 23/36 M
Fターム (11件)：
5E322AA11 ,  5E322FA04 ,  5E338CC05 ,  5E338CD11 ,  5E338CD13 ,  5E338EE13 ,  5E338EE33 ,  5F036AA01 ,  5F036BB01 ,  5F036BB08 ,  5F036BD13
引用特許：
出願人引用 (1件)
  • プリント配線板
    公報種別：公開公報   出願番号：特願平10-276011   出願人：イビデン株式会社

前のページに戻る

TOP

BOTTOM