特許
J-GLOBAL ID：200903060157231144
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
小杉 佳男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-167376
公開番号（公開出願番号）：特開平6-012874
出願日： 1992年06月25日
公開日（公表日）： 1994年01月21日
要約：
【要約】【目的】 本発明は、複数のランダムアクセスメモリセルを備えこのメモリセルの記憶データを初期化する機能を備えた半導体記憶装置に関し、高速に、かつ複数のパターンに初期化する。【構成】 コントロール線の論理の切換えで通常のRAM動作と初期化モードとを切換え、ワード線の論理の切換えで2通りに初期化する。
請求項（抜粋）：
複数のランダムアクセスメモリセルを備えた半導体記憶装置において、前記複数のランダムアクセスメモリを初期化するためのコントロール線と、初期化の際に、前記複数のランダムアクセスメモリセルに対応する複数のワード線を論理1もしくは論理0の電位レベルに保持するワード線制御回路とを備えるとともに、前記複数のランダムアクセスメモリセルのそれぞれが、1ビットの情報を記憶する記憶回路と、一端が前記記憶回路に接続されゲートが前記コントロール線と接続された第1トランジスタと、一端が前記第1トランジスタの他端と接続されるとともに他端が電源電位もしくは接地電位に保持され、ゲートがワード線と接続されたP型トランジスタと、一端が前記第1トランジスタの前記他端と接続されるとともに他端が電源電位もしくは接地電位に保持され、ゲートが前記ワード線と接続されたN型トランジスタとを備えたことを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 11/40 A
, G11C 11/34 371 E
