特許

J-GLOBAL ID：200903060163829280

半導体装置およびその製造方法

発明者： 西村 正秀
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-168574
公開番号（公開出願番号）：特開平5-021756
出願日： 1991年07月10日
公開日（公表日）： 1993年01月29日
要約：

【要約】【目的】 データ書込のためにイオン注入によりFET のしきい値制御を行う半導体装置に関し,書込の際に隣接FET に影響を与えないことを目的とする。【構成】 シリコン基板1上にゲート絶縁膜2を介してシリコン膜からなるゲート3と,該ゲートの両側のソースドレイン領域1A上に該シリコン膜を熱酸化して形成したシリコン酸化膜3Aを有するFET を含むように構成する。また, 基板1上にゲート絶縁膜2を形成し,その上にシリコン膜3と耐酸化膜4を成長し,ゲート形成部にレジスト膜5を形成し,これをマスクとして耐酸化膜をパターニングし,レジスト膜と耐酸化膜を注入マスクとして基板内にイオンを注入してソースドレイン領域1Aを形成し,レジスト膜を除去し耐酸化膜をマスクにしてシリコン膜を熱酸化して酸化シリコン膜3Aを形成し,耐酸化膜を除去し, 書込を行うFETに不純物イオンを注入する工程とを有するように構成する。

請求項（抜粋）：

シリコン基板(1) 上にゲート絶縁膜(2) を介してシリコン膜からなるゲート(3)と,該ゲートの両側のソースドレイン領域(1A)上に該シリコン膜を熱酸化して形成したシリコン酸化膜(3A)を有するFET を含むことを特徴とする半導体装置。