特許
J-GLOBAL ID：200903060170102116
半導体記憶装置
発明者：
,
,
出願人/特許権者：
,
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平3-211494
公開番号（公開出願番号）：特開平5-136361
出願日： 1991年07月29日
公開日（公表日）： 1993年06月01日
要約：
【要約】【目的】 ダミーデータ線に冗長機能を持たせつつ、その効率的なテストを可能にした半導体記憶装置を提供する。【構成】 記憶素子がマトリックス配置されてなるメモリアレイからの読み出しを、基準電圧を形成するダミー記憶素子が結合された複数のダミーデータ線を用意し、セレクタにより複数のダミーデータ線の中から不良が存在しない1つのダミーデータ線を選択して差動型のセンスアンプに供給して記憶情報のセンスを行うようにする。【効果】 ダミーデータ線に不良があった場合には、セレクタにより予備のデータ線に切り替えることによりその救済を行うことができる。
請求項（抜粋）：
記憶素子がマトリックス配置されてなるメモリアレイと、上記記憶素子の読み出し基準電圧を形成するダミー記憶素子が結合された複数のダミーデータ線と、上記複数のダミーデータ線の中から不良が存在しない1つのダミーデータ線を選択するセレクタと、上記メモリアレイの中の選択された記憶素子の記憶情報をセレクタを介して選択されたダミーデータ線の基準電圧を参照してセンスする差動型のセンスアンプとを含むことを特徴とする半導体記憶装置。
IPC (2件)：
H01L 27/10 491
, H01L 21/82
