遅延ロックループ装置

発明者： ,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平11-154183
公開番号（公開出願番号）：特開2000-349683
出願日： 1999年06月01日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】 CDMA方式において、信号復調に多値信号を用いる一方、受信信号を2値化し、その2値化信号を用いて同期保持を行うことで、乗算器および積分器を簡略化し、回路規模を減少させる。【解決手段】 2値化回路10でベースバンド信号を2値の1ビット信号に変換して、並列の信号に分け、PN信号発生器11からの+Tc/2および-Tc/2信号と乗算する。1ビットと1ビットの乗算になるので、乗算器は簡単にEx-OR回路12a,12bで構成され、その出力をアップ・ダウンカウンタ13a,13bで積分する。乗算器出力が、“1”の場合には、アップカウントを行い、“0”の場合にはダウンカウントを行い、所定の時間だけ積分動作させ、その出力をレジスタ14a,14bに格納する。レジスタ14a,14bの出力の差を計算してLPF16に入力し、位相調整信号を生成し、VCO17を制御し、PN発生器11を動作させる。

請求項（抜粋）：

符号分割多重通信システムの受信器における同期保持装置であって、ベースバンド信号を2値のディジタル信号に変換する手段と、位相の異なる2つの拡散符号を発生する拡散符号発生手段と、前記2値の受信ディジタル信号と前記拡散符号発生手段において生成された2つの拡散符号をそれぞれ乗算する第1および第2の乗算手段と、該第1および第2の乗算手段の出力を所定時間積分する第1および第2の積分手段と、該第1および第2の積分手段の出力から両者の差を検出する差検出手段と、該差検出手段の検出結果から前記拡散符号発生器の位相を調整する手段を有することを特徴とする遅延ロックループ装置。

IPC (3件)：

H04B 1/707 , H03L 7/06 , H04L 7/00

FI (3件)：

H04J 13/00 D , H04L 7/00 C , H03L 7/06 B

Fターム (25件)：

5J106AA04 , 5J106BB01 , 5J106CC01 , 5J106CC27 , 5J106CC38 , 5J106CC57 , 5J106DD13 , 5J106DD19 , 5J106DD36 , 5J106DD38 , 5J106KK39 , 5K022EE02 , 5K022EE36 , 5K047AA16 , 5K047BB01 , 5K047EE02 , 5K047EE04 , 5K047GG34 , 5K047GG37 , 5K047HH01 , 5K047HH03 , 5K047HH15 , 5K047MM35 , 5K047MM45 , 5K047MM62

前のページに戻る