特許
J-GLOBAL ID：200903060194491598
メモリの誤消去防止回路
発明者：
出願人/特許権者：
,
代理人 (1件)：
高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-283337
公開番号（公開出願番号）：特開平8-147987
出願日： 1994年11月17日
公開日（公表日）： 1996年06月07日
要約：
【要約】【目的】 誤消去を防止し、データを消去する際の信頼性を向上させる。【構成】 複数の消去コマンドの内の最後の消去コマンドが入力されてから消去動作が完了するまでの所定時間の経過を判定する時間経過判定手段と、該時間経過判定手段により判定した前記所定時間の経過中にコマンドの入力があるか否かを判定する所定時間内データ入力判定手段と、該所定時間内データ入力判定手段により前記所定時間内にコマンドの入力があると判定されたときには書き込まれているデータの前記消去コマンドによる消去が行われないように制御を行う制御手段とを備えたメモリの誤消去防止回路である。
請求項（抜粋）：
電気的にデータの書き込みあるいは書き込まれているデータの消去可能なメモリに対し、シリアルに複数回入力された消去コマンドを基に前記書き込まれているデータの消去を行う際の誤消去を防止するメモリの誤消去防止回路において、前記複数の消去コマンドの内の最後の消去コマンドが入力されてから消去動作が完了するまでの所定時間の経過を判定する時間経過判定手段と、該時間経過判定手段により判定した前記所定時間の経過する間にコマンドの入力があるか否かを判定する所定時間内データ入力判定手段と、該所定時間内データ入力判定手段により前記所定時間内にコマンドの入力があると判定されたときには前記消去コマンドによる前記書き込まれているデータの消去が行われないように制御を行う制御手段とを備えたことを特徴とするメモリの誤消去防止回路。
引用特許：
前のページに戻る
