特許

J-GLOBAL ID：200903060199451586

半導体装置およびその半導体装置を組み込んだ電子装置

発明者： 平田 公二
出願人/特許権者： 株式会社日立製作所 ,  日立東京エレクトロニクス株式会社
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平5-065558
公開番号（公開出願番号）：特開平6-275676
出願日： 1993年03月24日
公開日（公表日）： 1994年09月30日
要約：

【要約】【目的】 リードピッチの狭小化,多ピン化が可能で実装歩留りが高い半導体装置の提供。【構成】 半導体装置は、パッケージ2と、このパッケージ2の内外に亘って延在する可撓性でかつ絶縁性からなるフィルム3と、このフィルム3の少なくとも一面に亘って設けられるとともに前記パッケージ2の内外に亘って延在しかつ内外端部分に導電性のAuバンプ9,5が設けられた導体層からなる複数のリード4と、前記パッケージ2内に設けられかつ電極13が前記リード4の内端のAuバンプ9を介して接続される半導体チップ12とからなっている。前記リード4はフィルム3に設けられた導体層をエッチングして形成するためリードピッチの狭小化,多ピン化が達成できる。フィルムは可撓性であり、リード外端は配線基板の配線層に密着可能となり、実装歩留りが向上する。

請求項（抜粋）：

パッケージと、このパッケージの内外に亘って延在する可撓性でかつ絶縁性からなるフィルムと、このフィルムの少なくとも一面に亘って設けられるとともに前記パッケージの内外に亘って延在しかつ内外端部分に導電性のバンプが設けられた導体層からなる複数のリードと、前記パッケージ内に設けられかつ電極が前記リードの内端のバンプを介して接続される半導体チップとを有することを特徴とする半導体装置。