読出し専用半導体メモリの製造方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-199326
公開番号（公開出願番号）：特開平6-045614
出願日： 1992年07月27日
公開日（公表日）： 1994年02月18日
要約：

【要約】【目的】レジスト工程を増やすことなく、高耐圧系の周辺回路のトランジスタと通常の周辺回路のトランジスタとで厚さの異なるゲート絶縁膜を形成する。【構成】半導体基板1に素子分離絶縁膜2を形成したのち、第1の絶縁膜3を形成する。つぎに第1の電極4を形成したのち、露出している周辺回路および高耐圧回路の第1の絶縁膜3(図示せず)をエッチングする。つぎに第2の絶縁膜5を形成したのち、第2の電極6を形成する。つぎに周辺回路および高耐圧回路に露出した第2の絶縁膜5をエッチングする。つぎに第3の絶縁膜7を形成したのち、メモリセルのゲート電極4,6をパターニングする。つぎに露出している第1の絶縁膜3をエッチングしたのち側面絶縁膜9を形成する。つぎに浅いソース・ドレイン10および深いソース・ドレイン11を形成する。つぎに層間絶縁膜12を形成したのち金属配線14を形成する。

請求項（抜粋）：

半導体基板の一主面上に素子分離絶縁膜を形成する工程と、全面に第1の絶縁膜を形成したのち、メモリセル形成予定領域の前記第1の絶縁膜上に第1の導電膜からなるゲート電極を形成する工程と、高耐圧回路形成予定領域および周辺回路形成予定領域の前記第1の絶縁膜をエッチングする工程と、全面に第2の絶縁膜を形成したのち、前記第2の絶縁膜上の前記高耐圧回路形成予定領域に第2の導電膜からなるゲート電極を形成する工程と、露出した前記第2の絶縁膜をエッチングする工程と、全面に第3の絶縁膜を形成する工程とを含む読出し専用半導体メモリの製造方法。

IPC (3件)：

H01L 29/788 , H01L 29/792 , H01L 27/115

FI (2件)：

H01L 29/78 371 , H01L 27/10 434

引用特許：

審査官引用 (3件)

特開昭62-023150
特開昭62-089352
特開昭59-084571

前のページに戻る