特許
J-GLOBAL ID：200903060207799961
記憶制御装置
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-136836
公開番号（公開出願番号）：特開平6-324945
出願日： 1993年05月14日
公開日（公表日）： 1994年11月25日
要約：
【要約】【目的】 本発明は、不揮発性メモリに対する書込み/消去時間の短縮を実現する記憶制御装置を提供することを目的とする。【構成】 制御用CPU22は、図外のホストから入力される指定アドレスデータ及びSCSIインターフェースコントローラ21を介して入力されるデータを一時的に一次メモリ23に格納し、入力された指定アドレスデータのフラッシュROM25〜27内の消去動作が終了しているか否かを一次メモリ23に格納されているブロック管理テーブルに基づいて確認し、消去動作が完了していないときは、消去が完了しているデータブロックの指定アドレスを当該指定アドレスに変換してデータ書込み動作を制御するとともに、当該変換指定アドレスのデータブロックに対する消去動作を制御する。
請求項（抜粋）：
指定アドレスにより複数の記憶領域を形成し、データが書込まれた記憶領域に対して随時消去動作が必要な記憶手段と、この記憶手段において消去動作が行われたか否かを各記憶領域の指定アドレスに基づいて管理する管理手段と、上記記憶手段の指定アドレス毎にデータ書込み要求を受付けると、上記管理手段の記憶する指定アドレスデータに基づいて該書込み要求を受付けた当該指定アドレスの記憶領域が消去済みか否かを確認し、消去済みでないとき、当該他の消去済み記憶領域の指定アドレスを当該指定アドレスに変換するアドレス変換手段と、このアドレス変換手段により変換される指定アドレスに基づいて上記記憶手段に形成される記憶領域に対するデータ書込み動作を制御するとともに、当該変換指定アドレスに対する消去動作を制御する制御手段と、を具備したことを特徴とする記憶制御装置。
IPC (2件)：
前のページに戻る
