特許
J-GLOBAL ID:200903060212971276
半導体集積回路のテスト回路及びデータ伝送テストシステム
発明者:
,
出願人/特許権者:
代理人 (11件):
前田 弘
, 小山 廣毅
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 藤田 篤史
, 二宮 克也
, 原田 智雄
, 後藤 高志
, 井関 勝守
公報種別:公開公報
出願番号(国際出願番号):特願2003-120030
公開番号(公開出願番号):特開2004-328369
出願日: 2003年04月24日
公開日(公表日): 2004年11月18日
要約:
【課題】データ速度の処理能力上、対応不可能な高速シリアル伝送LSIのテストにおいてLSI自身によるループバック試験を行うことによりエラーレートを測定し、LSIの良否を判定することを実現する。【解決手段】トランシーバLSI100において、データ伝送路テスト時にはセレクタ102により接地電位を暗号化/非暗号化ブロック120に入力する。暗号化されたデータは逐次変化したランダムなデータであって、ドライバ104によりデータ伝送路に送信される。送信された暗号化データは、データ伝送路からレシーバ回路105を介してトランシーバLSIに戻され、暗号解読のためのキー情報を有する暗号化/非暗号化ブロック120により解読されて、正常伝送であれば接地電位に戻る。その後、解読されたデータはパターン比較器110において送信前の固定電位と比較され、通信伝送エラーの有無及び頻度が検出される。【選択図】図1
請求項(抜粋):
データが入力されるデータ入力端子と、
通常時は前記データ入力端子が受けた入力データが入力され、データ伝送テスト時には所定の固定電位が入力されて、これらの入力データ及び固定電位を暗号化する暗号化手段と、
前記暗号化手段により暗号化された暗号化データを第1のデータ伝送線路へ出力するドライバと、
前記第1のデータ伝送線路に伝送された暗号化データを第2のデータ伝送線路を介して受信するレシーバと、
前記レシーバにより受信された暗号化データを解読する解読手段と、
前記データ伝送テスト時に、前記解読手段により解読された解読データと前記固定電位とを比較することにより、データ伝送エラーを検出する比較手段とを備える
ことを特徴とする半導体集積回路のテスト回路。
IPC (4件):
H04L29/14
, G01R31/28
, H03K19/00
, H03K19/21
FI (4件):
H04L13/00 315A
, H03K19/00 B
, H03K19/21
, G01R31/28 V
Fターム (29件):
2G132AA00
, 2G132AB01
, 2G132AG01
, 2G132AG05
, 2G132AK07
, 2G132AK09
, 2G132AL00
, 5J042BA14
, 5J042BA15
, 5J042CA00
, 5J042CA15
, 5J042CA16
, 5J042CA18
, 5J042CA22
, 5J042CA23
, 5J042CA26
, 5J042DA05
, 5J056AA03
, 5J056BB60
, 5J056CC00
, 5J056CC09
, 5J056CC14
, 5J056CC17
, 5J056FF08
, 5J056GG14
, 5K035AA04
, 5K035AA07
, 5K035GG02
, 5K035GG06
前のページに戻る