特許
J-GLOBAL ID：200903060234852467
半導体パッケージのためのリード・フレーム・ルーティングされたチップ・パッド
発明者：
,
,
出願人/特許権者：
代理人 (4件)：
浅村 皓
, 浅村 肇
, 清水 邦明
, 林 鉐三
公報種別：公表公報
出願番号（国際出願番号）：特願2006-517395
公開番号（公開出願番号）：特表2007-521656
出願日： 2004年06月18日
公開日（公表日）： 2007年08月02日
要約：
モールド型樹脂半導体パッケージ(38)に使用する再配置リード・フレームは、逐次的金属除去プロセスによって電気伝導性基板から形成される。プロセスは、(a)電気伝導性基板の第1のサイドをパターニングして、チャネルによって分離されたランドのアレイを形成する工程、(b)それらのチャネル内に第1のモールディング・コンパウンド(18)を配置する工程、(c)電気伝導性基板の第2のサイドをパターニングして、チップ・アタッチ・サイト(24)のアレイと、ランドのアレイとチップ・アタッチ・サイト(24)のアレイを電気的に相互接続するルーティング路(26)とを形成する工程、(d)少なくとも1つの半導体デバイス(28)上の入力/出力パッドをチップ・アタッチ・サイト(24)のアレイのチップ・アタッチ・サイト部材(24)に直接電気的に相互接続する工程及び(e)少なくとも1つの半導体デバイス(28)、チップ・アタッチ・サイト(24)のアレイ及びルーティング路(26)を第2のモールディング・コンパウンド(36)で封止する工程を含む。このプロセスは、チップ・スケール・パッケージ及び非常に薄いパッケージを製造するために特に適している。
請求項（抜粋）：
少なくとも1つの半導体デバイス(28)を封止するためのパッケージ(38)であって、
対向する第1及び第2のエンドを有するリード・フレームであって、前記リード・フレームの前記第1のエンドは、外部回路にボンディングされるようにされたランド(14)のアレイで終端し、また、前記第2のエンドは、前記少なくとも1つの半導体デバイス(28)上の入力/出力パッドに直接電気的に相互接続された(30)チップ・アタッチ・サイト(24)のアレイで終端する前記リード・フレームと、
ランド(14)の前記アレイとチップ・アタッチ・サイト(24)の前記アレイとを電気的に相互接続するルーティング路(26)と、
ランド(14)の前記アレイの個々のランド間に配置された第1のモールディング・コンパウンド(18)と、及び
前記少なくとも1つの半導体デバイス(28)、チップ・アタッチ・サイト(24)の前記アレイ及び前記ルーティング路(26)を封止する第2のモールディング・コンパウンド(36)と、
を含む前記パッケージ(38)。
IPC (3件)：
H01L 23/12
, H01L 25/00
, H01L 23/50
H01L23/12 501T
, H01L25/00 B
, H01L23/50 R
5F067AA01
, 5F067AB04
, 5F067BA03
, 5F067BB01
, 5F067BB08
, 5F067BC12
, 5F067CC02
, 5F067CC07
, 5F067CD10
, 5F067DA05
, 5F067DA07
, 5F067DA16
, 5F067DE14
, 5F067DF02
