特許

J-GLOBAL ID：200903060241717613

半導体装置とその製造方法

発明者： 長谷川 英司
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願2000-185283
公開番号（公開出願番号）：特開2002-009169
出願日： 2000年06月20日
公開日（公表日）： 2002年01月11日
要約：

【要約】【課題】 十分な膜厚差を作り出し、しかも、簡便で、信頼性が高く、不純物の突き抜けを抑制し、更に消費電力の少ない高速のトランジスタを実現する半導体装置の製造方法及びその製造方法により形成される半導体装置を提供することにある。【解決手段】 同一チップあるいはウエハ上に、膜厚の異なる複数のゲート絶縁膜を有する半導体装置の製造方法において、該ゲート絶縁膜の少なくとも2つの絶縁膜が窒素を含むものであって、該ゲート絶縁膜の膜厚が酸化膜換算で最薄膜が要求される領域にフッ素を注入する工程と、酸化性雰囲気で酸化して、膜厚の異なるゲート酸化膜を形成する工程と、該ゲート酸化膜の表面を窒化処理又は窒化膜を堆積する工程と、を有することを特徴とする半導体装置の製造方法及びその製造方法により形成される半導体装置。

請求項（抜粋）：

同一チップあるいはウエハ上に、膜厚の異なる複数のゲート絶縁膜を有する半導体装置の製造方法において、該ゲート絶縁膜の少なくとも2つの絶縁膜が窒素を含むものであって、該ゲート絶縁膜の膜厚が酸化膜換算で最薄膜が要求される領域以外にフッ素を注入する工程と、酸化性雰囲気で酸化して、膜厚の異なるゲート酸化膜を形成する工程と、該ゲート酸化膜の表面を窒化処理又は窒化膜を堆積する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/316 ,  H01L 21/318 ,  H01L 29/78

FI (6件)：

H01L 21/316 S ,  H01L 21/318 A ,  H01L 21/318 B ,  H01L 21/318 C ,  H01L 27/08 102 C ,  H01L 29/78 301 G

Fターム (35件)：

5F040EC07 ,  5F040ED01 ,  5F040ED05 ,  5F040ED07 ,  5F040EF02 ,  5F040EK05 ,  5F040FA03 ,  5F040FB01 ,  5F040FC15 ,  5F048AA07 ,  5F048AB01 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB07 ,  5F048BB11 ,  5F048BB12 ,  5F048BB14 ,  5F048BB16 ,  5F048BB17 ,  5F048BD04 ,  5F048DA23 ,  5F058BA06 ,  5F058BA20 ,  5F058BC01 ,  5F058BC11 ,  5F058BE07 ,  5F058BF04 ,  5F058BF22 ,  5F058BF23 ,  5F058BF52 ,  5F058BF60 ,  5F058BF74 ,  5F058BJ01