特許
J-GLOBAL ID:200903060245487973

液晶表示装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 柏谷 昭司 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-177928
公開番号(公開出願番号):特開平8-043857
出願日: 1994年07月29日
公開日(公表日): 1996年02月16日
要約:
【要約】【目的】 液晶表示装置の製造方法に関し、使用するフォトマスク数を増やすことなく、ドレイン端子間のギャップの広い、端子両面取り出し対応のアクティブマトリクス型液晶表示装置用のTFT基板を製造する。【構成】 絶縁性基板上にITO膜及び第1の導電膜からなるドレイン端子1、ドレイン端子と一体に形成されたドレインバス3、ゲート端子2、及び、画素電極4を設けた後、少なくとも前記ドレインバス3に電圧を印加して電圧が印加された部位にマスク部材を選択的に堆積させる電気化学的堆積法により、少なくとも前記ドレインバス3上に選択的にマスク部材を堆積させ、前記マスク部材をマスクとして前記第1の導電膜をエッチング除去して前記画素電極4の下層導電膜である前記ITO膜を露出させ、また、少なくとも前記ドレイン端子1上の前記第1の導電膜の一部をエッチングにより除去して前記ITO膜を露出させる。
請求項(抜粋):
薄膜トランジスタの電極として、絶縁性基板上にITO膜及びその上に設けた第1の導電膜からなるドレイン端子、前記ドレイン端子と一体に形成されたドレインバス、ゲート端子、及び、画素電極を設けたのち、少なくとも前記ドレインバスに電圧を印加して電圧が印加された部位にマスク部材を選択的に堆積させる電気化学的堆積法により、少なくとも前記ドレインバス上に選択的にマスク部材を堆積させ、前記マスク部材をマスクとして前記第1の導電膜をエッチング除去して前記画素電極の下層導電膜である前記ITO膜を露出させる工程、前記ドレイン端子上を含む基板上に前記薄膜トランジスタのゲート絶縁膜を形成する工程、及び、少なくとも前記ドレイン端子上の前記第1の導電膜の一部をエッチングにより除去して前記ITO膜を露出させる工程を有することを特徴とする液晶表示装置の製造方法。
IPC (3件):
G02F 1/136 500 ,  H01L 29/786 ,  H01L 21/336
引用特許:
出願人引用 (4件)
全件表示

前のページに戻る