特許

J-GLOBAL ID：200903060253564367

電源回路

発明者： 森林 茂
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 熊谷 雄太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-323543
公開番号（公開出願番号）：特開2000-148258
出願日： 1998年11月13日
公開日（公表日）： 2000年05月26日
要約：

【要約】【課題】 電源投入時において、微弱なサージで破壊する虞れがある半導体素子等を使用する場合には、電源投入方法が問題となっていた。【解決手段】 電源安定化回路103は電源回路101から供給される電源電圧をリファレンス電圧値で安定化させて出力する回路である。電源安定化回路103にはオペアンプ等の演算増幅器が使用されているために電源電圧印加時において出力状態が不安定となり、出力にサージが発生してしまう。スイッチ104は電源安定化回路103が定常状態になる間に生じるサージを負荷に与えることを阻止する役割を果たす。スイッチ102は電源安定化回路103が不安定状態中に始動することを回避する役割を果たす。スイッチ102、104を“オン”状態にする時間を制御することで、負荷に対してサージのない安定化された電圧を印加することを可能にしている。

請求項（抜粋）：

非安定電圧を発生する電源と、該電源の非安定出力電圧を安定化する電源安定化回路と、該電源安定化回路から出力される安定化出力電圧を供給される負荷とを有する電源回路において、前記電源と前記電源安定化回路との間に設けられ該電源安定化回路の出力が不安定状態中に発生するサージを除去する第1のスイッチと、前記電源安定化回路と前記負荷との間に設けられ該電源安定化回路が定常状態になる間に生じるサージを該負荷に与えることを阻止する第2のスイッチとを具備することを特徴とした電源回路。

IPC (2件)：

G05F 1/10 304 ,  H02J 1/00 309

FI (2件)：

G05F 1/10 304 G ,  H02J 1/00 309 R

Fターム (31件)：

5G065BA00 ,  5G065BA01 ,  5G065BA04 ,  5G065DA06 ,  5G065DA07 ,  5G065EA06 ,  5G065HA04 ,  5G065JA01 ,  5G065JA02 ,  5G065KA02 ,  5G065KA05 ,  5G065KA09 ,  5G065MA07 ,  5G065MA10 ,  5G065NA01 ,  5G065NA02 ,  5H410BB04 ,  5H410CC02 ,  5H410CC03 ,  5H410CC05 ,  5H410CC09 ,  5H410DD02 ,  5H410DD05 ,  5H410EA10 ,  5H410EA37 ,  5H410EB16 ,  5H410EB37 ,  5H410FF03 ,  5H410FF25 ,  5H410KK03 ,  5H410KK05

引用特許：

審査官引用 (1件)

• 特開平2-041622