半導体装置およびその検査方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：池内寛幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-252649
公開番号（公開出願番号）：特開2000-090669
出願日： 1998年09月07日
公開日（公表日）： 2000年03月31日
要約：

【要約】【課題】微細化、低電圧化により蓄積電荷量が減少した場合に問題となるDRAMの“H”レベルの読み出しマージン低下を緩和し、安定した読み出し動作を実現する。【解決手段】プリチャージ電圧をビット線電圧の中間値より低く設定し、メモリセルのハイレベルのストレージノード電位を等分する値とし、“L”レベルと“H”レベルの読み出しマージンを同等・最適化なものとする。またプリチャージ後高速に同電圧に設定するよう出力回路を2系統設け、基準電圧に比較して低い時は昇圧電流を1系統のみで供給し、基準電圧に比較して高い時は降圧電流を2系統をもって供給する。差動増幅回路などにより降圧電流を流す供給能力を大きくし、高速に所望のプリチャージ電圧を得る。

請求項（抜粋）：

メモリセルと、前記メモリセルが所定個数接続された第1及び第2のビット線と、前記第1のビット線に接続された前記メモリセルを選択する第1のワード線群と、前記第2のビット線に接続された前記メモリセルを選択する第2のワード線群と、前記第1のビット線と前記第2のビット線を制御信号により短絡するイコライズ回路と、前記第1及び前記第2のビット線を前記制御信号により所定の電圧にプリチャージするプリチャージ回路と、前記第1および第2のビット線が接続されその電圧差を増幅するセンスアンプ回路と、基準電圧発生回路と出力回路で構成されたビット線プリチャージ電圧発生回路を備えた半導体装置において、前記基準電圧発生回路の基準電圧値を設定する基準電圧設定信号を出力する基準電圧設定部を備え、前記ビット線プリチャージ電圧発生回路が前記基準電圧設定部の前記基準電圧値の調整により前記第1および第2のビット線のプリチャージ電圧を前記第1および第2のビット線のビット線電圧振幅の中間電圧より低く設定することを特徴とした半導体装置。

IPC (3件)：

G11C 11/409 , G11C 11/401 , G11C 16/02

FI (3件)：

G11C 11/34 353 F , G11C 11/34 371 A , G11C 17/00 613

Fターム (13件)：

5B024AA04 , 5B024BA02 , 5B024BA07 , 5B024BA10 , 5B024BA27 , 5B024CA16 , 5B024EA01 , 5B025AA07 , 5B025AC01 , 5B025AD09 , 5B025AD11 , 5B025AE08 , 5B025AE09

引用特許：

審査官引用 (6件)

半導体記憶装置
公報種別：公開公報出願番号：特願平9-000109 出願人：三菱電機株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平7-182432 出願人：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社
半導体記憶装置
公報種別：公開公報出願番号：特願平4-136994 出願人：三菱電機株式会社

全件表示

前のページに戻る