特許
J-GLOBAL ID：200903060265706388
CMOS定電流源回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-187811
公開番号（公開出願番号）：特開平7-044254
出願日： 1993年07月29日
公開日（公表日）： 1995年02月14日
要約：
【要約】【目的】本発明はCMOS集積回路上に実現する定電流源回路に関し、外付け部品が不要で製造条件変動,環境変動に対しバラツキの少ない定電流源回路を実現するものである。【構成】互いにカレントミラー接続した一対のpチャネル,nチャネルMOSトランジスタの縦績み回路のどちらか一方のソースに基準電圧を印加し、電圧電流変換を行う回路と、入力に一定の差電圧を印加し、前記電圧電流変換回路とカレントミラー接続したMOSトランジスタを電流源とするCMOS差動対回路と、前記CMOS差動対回路の一方の負荷トランジスタとカレントミラー接続したチャネル長の異なるMOSトランジスタと、このMOSトランジスタとカレントミラーを構成する複数個のMOSトランジスタを有し、前記複数個のMOSトランジスタより同数の被供給回路に電流を供給する。【効果】通常の製造偏差,環境変動に対し、バラツキを6%程度におさえる事ができる。
請求項（抜粋）：
ソースを正電源に接続した第1のpチャネルMOSトランジスタと、ソースを前記正電源に接続し、ゲート及びドレインを該第1のpチャネルMOSトランジスタのゲートに共通接続した第2のpチャネルMOSトランジスタと、ドレイン及びゲートを前記第1のpチャネルMOSトランジスタのドレインに共通接続した第1のnチャネルMOSトランジスタと、ドレインを前記第2のpチャネルMOSトランジスタのドレインに接続し、ゲートを該第1のnチャネルMOSトランジスタのゲートに接続し、ソースを負電源に接続した第2のnチャネルMOSトランジスタで構成されるカレントミラー回路において、前記第1のnチャネルMOSトランジスタのソースに基準電圧を与える事を特徴とするCMOS定電流源回路。
IPC (3件)：
G05F 3/24
, H03F 3/343
, H03F 3/345
