特許

J-GLOBAL ID：200903060276258271

ディジタル論理ゲートコアを有するシグマ-デルタ変換器

発明者： サターリン,フィリップ・エイチ ,  ダウニー,ウォルター・ジェイ
出願人/特許権者： エシャロン・コーポレーション
代理人 (1件)： 山川 政樹 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願平7-523068
公開番号（公開出願番号）：特表平9-510056
出願日： 1995年03月02日
公開日（公表日）： 1997年10月07日
要約：

【要約】ディジタル論理ゲートコアを有するシグマ-デルタA/D変換器(301)。この変換器は、変換器の量子化ノイズスペクトルを整形するためのループフィルタ(304)を具備する。ループフィルタは、ゲートアレイにより実装することができる無バッファCMOS論理ゲート否定回路(602)を具備する。ループフィルタには量子化器(305)が接続されている。論理ゲートバッファ(501)は、1ビット比較器として構成され、量子化を行うために使用される。この論理ゲートバッファは、ゲートアレイの中の1つのゲートであってもよい。量子化器には、量子化された信号をサンプリングするためのサンプラ(306)が接続されている。このサンプラも、ゲートアレイのディジタル回路群によって実装することができる。サンプラからの信号はデシメータ(302)に供給される。デシメータは、アナログ信号の振幅を表すディジタル信号を出力する。

請求項（抜粋）：

アナログ信号を積分して積分信号を発生させる積分器と; その積分器に接続されていて、積分信号を量子化して量子化信号を発生させる論理ゲートからなる量子化器と; その量子化器に接続されていて、量子化信号をサンプリングするためのサンプラと; そのサンプラに接続されていて、このサンプラからのサンプル信号をデシメーションして前記アナログ信号の振幅を表すディジタル信号を出力するのデシメータと;を具備したアナログ-ディジタル変換器回路。

引用特許：

出願人引用 (3件)

• 特開平3-096019
  
• 特開平2-239726
  
• 特開平4-331516