特許

J-GLOBAL ID：200903060283049840

半導体装置の製造方法

発明者： 三田 恵司 ,  岡部 克也
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-228609
公開番号（公開出願番号）：特開平6-077332
出願日： 1992年08月27日
公開日（公表日）： 1994年03月18日
要約：

【要約】【目的】 SOG膜からのガスの発生を抑えることによりAl配線のステップカバレージを改善する。【構成】 第1の配線層(14)の上に第1の絶縁膜(15)、SOG膜(16)、および第2の絶縁膜(17)から成る層間絶縁膜を形成する。層間絶縁膜にスルーホール(18)を形成し、先ず加熱無しの条件で第1の金属層(19)を形成し、次いで加熱有りの条件で第2の金属層(20)を形成する。

請求項（抜粋）：

第1の配線層を形成する工程と、スピンオングラス膜を含む層間絶縁膜を形成する工程と、前記層間絶縁膜に前記スピンオングラス膜の端を露出するようなスルーホールを形成する工程と、前記スピンオングラス膜の端を塞ぐ第1の金属層を加熱無しの条件で堆積し、次いで第2の金属層を加熱有りの条件で堆積する工程と、前記第1と第2の金属層をパターニングして第2の配線層を形成する工程とを具備することを特徴とする半導体装置の製造方法。