特許

J-GLOBAL ID：200903060315955104

半導体装置

発明者： 佐瀬 泰規
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-327637
公開番号（公開出願番号）：特開平7-183449
出願日： 1993年12月24日
公開日（公表日）： 1995年07月21日
要約：

【要約】【目的】MOS集積回路のパッケージング後の運搬工程及び実装時の搬送工程で、MOS集積回路を静電気ストレスから保護するパッケージ構造を提供する。【構成】入力及び出力リードを少なくとも電源リードに対して、導電性テープ若しくは半田合金導線または、少なくとも一部が形状記憶合金からなるショート用導線若しくは板で電気的に接続されることを特徴とするパッケージ構造。【効果】MOS集積回路に致命的静電気ストレスが一番大きく印加される可能性の大きいパッケージング後の運搬工程及び実装時の搬送工程で入力・出力リードが電源リードにショートされているために静電気が印加されてもダメージがない。また、特に半田合金・形状記憶合金を用いた構造では実装時に自動的にショートが解除されるという利点を有する。

請求項（抜粋）：

パッケージングされた半導体装置に於て、パッケージの入力及び出力のリードが導電性テープで少なくとも電源リードとショートされていることを特徴とする半導体装置。