特許
J-GLOBAL ID:200903060361957367
電子回路
発明者:
出願人/特許権者:
代理人 (1件):
佐藤 隆久
公報種別:公開公報
出願番号(国際出願番号):特願2007-281013
公開番号(公開出願番号):特開2008-048462
出願日: 2007年10月29日
公開日(公表日): 2008年02月28日
要約:
【課題】回路の高速性に影響することなく、且つ利得の精度が高く、アーリー効果を低減できる電子回路を提供する。【解決手段】ベースが共通なバイアス電圧VB1によりバイアスされているトランジスタQ41,Q42および差動増幅回路を構成するトランジスタQ43,Q44により、トランジスタQ41,Q42のアーリー効果により生じたトランジスタQ41,Q42のエミッタ電位差をトラジスタQ43、Q44のコレクタ電流に変換し、このトランジスタQ45,Q46のエミッタに供給してトランジスタQ41,Q42のエミッタ間のアーリー効果による差電圧と逆極性にトランジスタQ45、Q46のエミッタ電圧を制御してアーリー効果を補正する。【選択図】図2
請求項(抜粋):
ベース電位が同じレベルに保持され、エミッタに所定の電流を供給する第1と第2の電流供給手段が接続され、コレクタがそれぞれ所定の機能回路に接続されている第1と第2のトランジスタと、
ベースがそれぞれ上記第1と第2のトランジスタのエミッタに接続され、エミッタが電流源に共通に接続され、差動対を構成している第3と第4のトランジスタとを有し、
上記第1と第2のトランジスタのアーリー効果により発生するエミッタ間の差電圧を上記第3と第4のトランジスタのコレクタ電流に変換して、当該コレクタ電流を補正を必要とする回路の一部にアーリー効果を打ち消すように供給してアーリー効果を補正する
電子回路。
IPC (1件):
FI (1件):
Fターム (16件):
5J500AA01
, 5J500AA11
, 5J500AA12
, 5J500AA45
, 5J500AC20
, 5J500AF09
, 5J500AF10
, 5J500AH02
, 5J500AH25
, 5J500AH29
, 5J500AH39
, 5J500AK02
, 5J500AK09
, 5J500AK12
, 5J500AM13
, 5J500AT01
引用特許:
出願人引用 (2件)
-
光硬化性組成物
公報種別:公開公報
出願番号:特願2004-123709
出願人:株式会社スリーボンド
-
特開昭59-127410
審査官引用 (2件)
-
特開昭59-127410
-
特開昭59-127410
前のページに戻る